Esta oblea de silicio contiene chips diseñados para probar sistemas de enfriamiento para microelectrónicas integradas 3D. Cada chip comprende circuitos que genera calor dentro de una pila 3D y mide la temperatura a medida que se aplican las soluciones de enfriamiento. Crédito: Nicole Fandel
A medida que la demanda crece para sistemas de microelectrónica más potentes y eficientes, la industria está recurriendo a la integración 3D, apresurando chips uno encima del otro. Esta arquitectura en capas verticalmente podría permitir que los procesadores de alto rendimiento, como los utilizados para la inteligencia artificial, se empaqueten de cerca con otros chips altamente especializados para la comunicación o las imágenes. Pero los tecnólogos de todas partes enfrentan un gran desafío: cómo evitar que estas pilas se sobrecalienten.
Ahora, el laboratorio MIT Lincoln ha desarrollado un chip especializado para probar y validar las soluciones de enfriamiento para pilas de chips empaquetados. El chip disipa una potencia extremadamente alta, imitando chips lógicos de alto rendimiento, para generar calor a través de la capa de silicio y en puntos calientes localizados. Luego, a medida que las tecnologías de enfriamiento se aplican a la pila envasada, el chip mide los cambios de temperatura. Cuando se intercala en una pila, el chip permitirá a los investigadores estudiar cómo se mueve el calor a través de las capas de la pila y el progreso de la referencia para mantenerlos frescos.
“Si solo tiene un chip, puede enfriarlo desde arriba o abajo. Pero si comienza a apilar varios chips uno encima del otro, el calor no tiene ningún lugar para escapar. No existen métodos de enfriamiento que permitan la industria múltiples de estos chips realmente de alto rendimiento”, dice Chenson Chen, quien dirigió el desarrollo del chip del chip con Ryan Keech, tanto de los materiales de laboratorio y el grupo de microsystems.
El chip de evaluación comparativa ahora se está utilizando en HRL Laboratories, una empresa de investigación y desarrollo copropietaria de Boeing y General Motors, ya que desarrollan sistemas de enfriamiento para sistemas integrados heterogéneos 3D (3DHI). La integración heterogénea se refiere al apilamiento de chips de silicio con chips no silicón, como los semiconductores III-V utilizados en los sistemas de radiofrecuencia (RF).
“Los componentes de RF pueden ponerse muy calientes y funcionar a potencias muy altas: agrega una capa adicional de complejidad a la integración 3D, por lo que es necesario tener esta capacidad de prueba”, dice Keech.
La Agencia de Proyectos de Investigación Avanzada de Defensa (DARPA) financió el desarrollo del Laboratorio de la Benchmarking Chip para apoyar el programa HRL. Toda esta investigación se deriva del programa de gestión térmica integrada en miniatura de DARPA para el programa de integración heterogénea 3D (Minitherms3D).
Para el Departamento de Defensa, 3DHI abre nuevas oportunidades para sistemas críticos. Por ejemplo, 3DHI podría aumentar el rango de sistemas de radar y de comunicación, permitir la integración de sensores avanzados en plataformas pequeñas, como vehículos aéreos no introducidos, o permitir que los datos de inteligencia artificial se procesen directamente en sistemas fijados en lugar de centros de datos remotos.
El chip de prueba se desarrolló a través de la colaboración entre diseñadores de circuitos, expertos en pruebas eléctricas y técnicos en el laboratorio de microelectrónica del laboratorio.
El chip sirve dos funciones: generar calor y temperatura de detección. Para generar calor, el equipo diseñó circuitos que podrían funcionar a densidades de potencia muy altas, en la gama Kilowatts por cuadro-centímetro, comparable a las demandas de energía proyectadas de los chips de alto rendimiento hoy en día y en el futuro. También replicaron el diseño de circuitos en esos chips, lo que permite que el chip de prueba sirva como un sustituto realista.
“Adaptamos nuestra tecnología de silicio existente para diseñar esencialmente calentadores a escala de chips”, dice Chen, quien aporta años de integración compleja y experiencia en diseño de chips al programa. En la década de 2000, ayudó al laboratorio a ser pionero en la fabricación de circuitos integrados de dos y tres niveles, lo que lleva al desarrollo temprano de la integración 3D.
Los calentadores del chip emulan tanto los niveles de calor de calor dentro de una pila y los puntos calientes localizados. Los puntos calientes a menudo ocurren en las áreas más enterradas e inaccesibles de una pila de chips, lo que dificulta que los desarrolladores de chip 3D evalúen si los esquemas de enfriamiento, como microcanales que ofrecen líquido frío, están alcanzando esos puntos y son lo suficientemente efectivos.
Ahí es donde entran los elementos de detección de temperatura. El chip se distribuye con lo que Chen compara con los “pequeños termómetros” que leen la temperatura en múltiples ubicaciones en el chip a medida que se aplican los refrigerantes.
Estos termómetros son en realidad diodos, o interruptores que permiten que la corriente fluya a través de un circuito a medida que se aplica el voltaje. A medida que los diodos se calientan, la relación corriente-voltaje cambia. “Podemos verificar el rendimiento de un diodo y saber que son 200 ° C, o 100 ° C, o 50 ° C, por ejemplo”, dice Keech. “Pensamos creativamente sobre cómo los dispositivos podrían fallar al sobrecalentarse, y luego usamos esas mismas propiedades para diseñar herramientas de medición útiles”.
Chen y Keech, junto con otros expertos en diseño, fabricación y pruebas eléctricas en todo el laboratorio, ahora están colaborando con los investigadores de Laboratorios de HRL mientras combinan el chip con nuevas tecnologías de enfriamiento e integran esas tecnologías en una pila 3DHI que podría aumentar la potencia de la señal de RF. “Necesitamos enfriar el equivalente de calor de más de 190 CPU portátiles (unidades de procesamiento central), pero en el tamaño de un solo paquete de CPU”, dijo Christopher Roper, investigador co-director de HRL, en un reciente comunicado de prensa anunciando su programa.
Según Keech, la línea de tiempo rápida para entregar el chip fue un desafío superado por el trabajo en equipo a través de todas las fases de la integración heterogénea de diseño, fabricación, prueba e integración heterogénea del chip.
“Las arquitecturas apiladas se consideran la próxima frontera para la microelectrónica”, dice. “Queremos ayudar al gobierno de los Estados Unidos a avanzar en la búsqueda de formas de integrarlos de manera efectiva y permitir el mayor rendimiento posible para estos chips”.
Proporcionado por el Instituto de Tecnología de Massachusetts
Esta historia se vuelve a publicar por cortesía de MIT News (web.mit.edu/NewsOffice/), un sitio popular que cubre noticias sobre la investigación del MIT, la innovación y la enseñanza.
Cita: nuevas pruebas de chips soluciones de enfriamiento para microelectrónica apilada (2025, 29 de abril) Recuperado el 29 de abril de 2025 de https://techxplore.com/news/2025-04-chip-cooling-solutioning-solutioned-microelectronics.html
Este documento está sujeto a derechos de autor. Además de cualquier trato justo con el propósito de estudio o investigación privada, no se puede reproducir ninguna parte sin el permiso por escrito. El contenido se proporciona solo para fines de información.
