Ramin Javadi. Crédito: Karl Maasdam
Los investigadores de la Facultad de Ingeniería de la Universidad Estatal de Oregon han desarrollado un chip más eficiente como antídoto para las grandes cantidades de electricidad consumidas por aplicaciones de inteligencia artificial del modelo de gran lenguaje como Gemini y GPT-4.
“Hemos diseñado y fabricado un nuevo chip que consume la mitad de la energía en comparación con los diseños tradicionales”, dijo el estudiante de doctorado Ramin Javadi, quien, junto con Tejasvi Anand, profesor asociado de ingeniería eléctrica, presentó la tecnología en la Conferencia de Circuitos Integrados Custom de IEEE en Boston.
“El problema es que la energía requerida para transmitir un solo bit no se reduce a la misma velocidad que la demanda de la velocidad de datos está aumentando”, dijo Anand, quien dirige los circuitos de señal mixtos y el laboratorio de sistemas en OSU. “Eso es lo que está causando que los centros de datos usen tanta potencia”.
El nuevo chip en sí se basa en principios de IA que reducen el uso de electricidad para el procesamiento de señales, dijo Javadi.
“Los modelos de idiomas grandes deben enviar y recibir enormes cantidades de datos sobre enlaces de comunicación basados en el cobre en los centros de datos, y eso requiere energía significativa”, dijo. “Una solución es desarrollar chips de comunicación iniciales más eficientes”.
Cuando los datos se envían a altas velocidades, explica Javadi, se corrompe en el receptor y debe limpiarse. La mayoría de los sistemas de comunicación de cable de la línea telefónica convencionales utilizan un ecualizador para realizar esta tarea, y los igualas tienen relativamente hambriento de potencia.
“Estamos utilizando esos principios de IA en el chip para recuperar los datos de una manera más inteligente y eficiente entrenando al clasificador en chip para reconocer y corregir los errores”, dijo Javadi.
Javadi y Anand están trabajando en la próxima iteración del chip, que esperan generar más ganancias en la eficiencia energética.
Más información: un transceptor Wireline PAM-4 0.055PJ/BIT/DB 42GB/S con la codificación y clasificación de símbolo consecutivo a Center (CSC) para una pérdida de 26dB en FINFET de 16 nm.
Proporcionado por la Universidad Estatal de Oregon
Cita: New Chip utiliza IA para reducir la huella de energía de los modelos de idiomas grandes en un 50% (2025, 8 de mayo) Recuperado el 8 de mayo de 2025 de https://techxplore.com/news/2025-05-chip-ai-large-language-energy.html
Este documento está sujeto a derechos de autor. Además de cualquier trato justo con el propósito de estudio o investigación privada, no se puede reproducir ninguna parte sin el permiso por escrito. El contenido se proporciona solo para fines de información.
